国产成人综合在线观看不卡丨国产精品永久免费视频丨亚洲午夜精品a片久久www慈禧丨国产精品无码一区二区三区免费丨国内精品久久久久av福利秒拍

公司新聞 - 行業新聞您現在的位置: 華天科技(寶雞)有限公司 > 新聞動態 > 行業動態 > 摩爾定律“失效”,三星和臺積電3nm遇阻,尖端工藝去向何處?
摩爾定律“失效”,三星和臺積電3nm遇阻,尖端工藝去向何處?
華天科技(寶雞)有限公司   2022-10-07 09:25:10

       本文結合“摩爾定律”的發展,分析集成電路制造3nm面臨的問題和推進的難點。作者丨田維新

劃重點
1、摩爾定律對半導體行業發展有重大指導意義,字面上理解即每隔18~24個月,芯片的晶體管密度將翻倍;

2、三星和臺積電的3nm工藝,晶體管密度都不符合預期,所謂3nm更像是營銷概念,也可以解讀成“偽3nm”;

3、三星計劃通過導入GAAFET趕超臺積電,維護摩爾定律的正確性,但由于新結構超過6000項工藝,產品良率面臨極高的考驗;

4、極紫外光(EUV)已經是光刻光源的終極答案,潛力將被挖掘殆盡,往3nm以下推進極具挑戰,材料和結構成為關鍵突破方向;

5、3nm晶圓廠投資將近百億美元,資金問題可能讓行業在當前節點長期徘徊,這也給后來者迎來追趕的機遇期。

       臺積電、三星在3nm工藝上的決戰,正在受到物理定律的“制裁”,梳理下來,大致情況如此:
1、全球最大晶圓廠臺積電開發延期;
2、全球最大芯片客戶之一的蘋果,主動要求降級為性價比更高的N3E工藝;
3、全球第二大晶圓廠三星開發的3nm工藝,沒有獲得大企業青睞。

       這些跡象都預示著,摩爾定律即將迎來拐點,在不久的將來迎來終結,日前黃仁勛在接受采訪時,也提及了類似的觀點。
       “摩爾定律結束了。”9月21日,英偉達創始人兼CEO黃仁勛在接受媒體采訪時說,在回應外界對剛剛發布的40系顯卡價格過高的議論時,他解釋道,以類似成本實現兩倍業績預期對于該行業來說“已成為過去”。
       1965年,英特爾創始人之一戈登·摩爾提出:每隔18~24個月,芯片的晶體管密度將翻倍。這便是影響后世至今的“摩爾定律”。
       簡單概括, 即晶體管密度越高,尺寸則越小,意味著功耗越低,同等面積下的硅片能夠塞下更多的晶體管,芯片的算力也就更高。
       摩爾定律雖然不是牛頓運動定律這樣的科學定律,只不過是英特爾創始人戈登·摩爾提出的經驗之談,但是對整個芯片行業的發展起到了指導性作用。
       在20世紀后半葉,作為當時芯片行業領軍者的英特爾,把摩爾定律視為自己的使命,不斷地在制造領域加大投入,推動晶體管數量的增長。
       1965年,芯片上晶體管數量不足100個,如今,最先進的芯片晶體管密度已經達到了接近3億個/每平方毫米,將近60年的時間,一顆芯片上的晶體管數量增長了170億倍,密度增長了3000萬倍。
       2022年,種種跡象都在說明,這個對行業有著深遠影響的摩爾定律,已經確定開始走向“衰亡”。

臺積電、三星的3nm戰爭與文字游戲

       2021年、2022年是臺積電與三星競爭最激烈的兩年,一方面在3nm、2nm的領先問題上打得不可開交,另一方面都在堅定地擁護摩爾定律。
       臺積電南京廠總經理羅鎮求曾經表示:“我們到目前為止看到3nm,看到2nm,看到1nm都沒有什么太大問題。”,如嚴格按照摩爾定律,臺積電應當在2020年第二季度量產5nm,今年6月份就應該看見3nm的量產。
       三星則更加激進,最近幾年,每隔幾個月就發表一篇論文,聲稱再次突破了摩爾定律的顛覆性技術。
       但現實是,兩邊的預期都沒有得到兌現。
       按原計劃,蘋果A16芯片,本應是首批采用臺積電3nm工藝的產品,但是經過幾輪輾轉,蘋果只能選用由5nm工藝改良而來的4nm工藝。三星的情況不太一樣,但似乎比臺積電更糟糕,首批3nm芯片已經進入風險量產階段,但是晶體管密度、功耗、良率都不盡如人意,早期產品則是結構相對簡單的礦機芯片。

臺積電工藝路線圖,來源:臺積電

       從上圖基本上就能看出,臺積電自2014年的20nm開始,一直到2020年,保持著每2年更新一代關鍵節點的進展。
       但過去10年,晶圓廠每一代關鍵節點的更新,都沒有完美滿足摩爾定律的翻倍預言,這個問題在3nm節點上,表現的更加明顯。
       目前,臺積電已經明確表態,3nm工藝要到2023年才能量產,晶體管密度僅僅是5nm的1.6倍左右,如果要到達接近兩倍晶體管密度,則需要等到增強版工藝量產,臺積電官方在今年6月的北美技術論壇上表示:大概需要等到2024年,無論是時間還是性能,都不符合摩爾定律的預期。
       三星方面,公開宣稱已經率先量產3nm工藝,同時還找到了兩家客戶——傳聞是兩家設計虛擬貨幣挖礦芯片的公司——對比臺積電,顯得相當沒有排面。眾所周知,臺積電3nm的客戶都是業界的大客戶,例如,蘋果、AMD、英偉達等,甚至還有世界第一大IDM英特爾。
       兩家公司的3nm工藝之所以如此不同,主要是三星3nm和臺積電3nm壓根不是一種東西。

       所謂“Xnm”早已不是工程技術命名,類似“沒有老婆的老婆餅”、“沒有菠蘿的菠蘿包”這樣,已經成為營銷名詞。

三星制程工藝路線圖,最右邊標注了3GAE工藝和增強版工藝3GAP,來源:三星電子

       通俗的說,臺積電3nm是臺積電N3,N3E,N3P等工藝的合集,三星3nm則是3GAE和3GAP的合集,同樣是3nm,臺積電和三星的工藝在能效和晶體管之間有很大區別。
       這件事情要從上個世紀80年代說起,彼時芯片結構尺寸比較大,工藝難度遠不如今天,每一代工藝就是上一代的等比例微縮版,晶體管的各個尺寸都是等比例縮小的。
       各家晶圓廠也采用了約定俗成的規矩——選擇晶體管上最小的物理尺寸(Gate柵極長度)作為標記,舉個例子,350nm工藝,指的就是晶體管柵極的長度是350nm(如下圖)。

       在那個年代,從“Xnm”的名稱就直觀反應出芯片的性能。
       每代晶體管的長和寬都是上一代的0.7倍(長度0.7*寬度0.7=0.49),也就單個晶體管的面積縮小到原來的0.5倍,印證摩爾定律晶體管密度翻倍的描述,同時也說明了為什么制程工藝命名是“28nm”、“14nm”這樣的數字。
       但是隨著制程工藝的演進,工藝越來越復雜,晶體管不能再按比例縮小,芯片上的物理尺寸就已經和命名沒有任何關系,“Xnm”命名法就更失去了技術意義。比如,在250nm工藝上,本應該是250nm的柵極長度卻變成了190nm 。
       如果從性能的角度來看,三星的3nm(3GAE)工藝的晶體管密度僅有1.7億/平方毫米,遠遠低于臺積電N3的2.9億/平方毫米,僅僅相當于臺積電N5,英特爾7nm工藝的水平,而積極用戶摩爾定律的英特爾,預期的晶體管密度是5.2億/平方毫米,理想與現實之間的差距可見一斑。

臺積電、三星、IBM、英特爾各節點晶體管密度對比圖,來源:電子時報

       所以,三星和臺積電兩家3mn工藝,除了名稱像,本質上不是一種東西,而三星的3nm遠低于預期,與采用的GAAFET全新的晶體管結構緊密有關,看上去很先進,但更多的是華而不實,這也可以解釋前面的問題,同樣是3nm,為什么臺積電都是一線客戶,而三星只拿到了礦機芯片的訂單。

GAAFET是何物,如何延續摩爾定律?

       GAAFET,全稱叫做環繞柵極場效應晶體管,被認為是“延續摩爾定律的關鍵技術”,“晶體管結構的終極形態”。但這玩意兒具體是啥,后面再詳細科普,先從GAA技術起源說起。

環繞柵極場效應晶體管概念圖,來源:英特爾

       三星早在2000年就開始正式成立項目研發GAA技術,當年聯合IBM和格羅方德,投入了大量人力和資金攻克全新一代晶體管技術。
       在過去的20年間,三家企業瘋狂發表論文、申請專利, 2017年IBM首次成功交付一片GAAFET晶圓,迄今為止,這三家一共申請了超過1000項相關專利,占全球的36%以上。

       2022年7月25日,三星舉辦3nm芯片產品出廠紀念活動,邀請了250多個合作伙伴見證全新一代晶體管結構(GAAFET)的芯片問世,以此說明在搶跑臺積電等一眾競爭對手。
       與此前使用FinFET的芯片相比,新產品采用芯片面積更小、電耗減少、性能提升的GAA技術,在技術層面意義重大。三星電子晶圓代工事業部當天表示,將以創新技術邁向全球最高頂點。
       三星之所以在20年前布局GAAFET,提前預判摩爾定律的問題并做出應對,的確非常具有戰略遠見,但為了追趕臺積電,2020年全力投入GAAFET,旨在2nm節點超越臺積電,但彎道超車并沒有一蹴而就。
       前面也提到,基于GAAFET的三星3GAE工藝產品的晶體管密度,僅有臺積電N5水平,所以只是搶到了新一代晶體管結構應用的頭名(臺積電目前計劃2nm節點上才導入GAAFET),代價則是犧牲晶體管密度,而如果不這么做,良率就得不到保證,進而帶來交付延期的問題,這也可以理解為三星“偽3nm”的由來。

       上圖從左到到右即是晶體管的演化歷程(22nm以上采用Planar FET,22~3nm采用FinFET,3nm以下采用GAAFET), 紫色部分即是柵極(Gate),柵極類似一個閥門,源極、汲極(柵極前、后白色部分,圖中綠色線條)和柵極接觸面的周長,周長越長,柵極的控制能力越強,若柵極控制能力不足,則會讓大量的自由電子穿過,在宏觀上的體現則是無意義的發熱。
       GAAFET結構大幅度增強了柵極的控制能力,能夠讓晶體管繼續縮小下去而不漏電,這也是摩爾定律繼續生效的關鍵。
       GAAFET結構雖好,但是哪怕是三星聯合IBM和格羅方德,也很難掌握,在GAAFET的基礎上迭代,更難!

GAAFET橫截面顯微鏡照片

      

晶體管制造可以理解為大概三個步驟:在硅片上畫上圖案(光刻)、按照圖案挖槽(刻蝕)、在溝槽里填充材料(離子注入、沉積)。
GAAFET之所難,就是在挖槽和填充材料這兩個步驟,GAAFET上有3層通道,因為材料所限,并不能一層一層網上搭建,而是建造各種各樣的隔離層,在隔離層之間用沉積工藝制造出需要的結構,再把隔離層去掉。

GAAFET制造流程示意圖 來源:三星、IBM

       而這個隔離層就非常講究,類似工地上灌注水泥砂漿用的模具,但是對精度的要求非常高,左右隔離層的長度如果都短1nm,那最終結構的誤差就2nm,就有可能報廢,并且無論是光刻、刻蝕還是沉積工藝,為了保證晶圓各部分的制造一致,必須垂直地從上往下加工,這就需要組成晶體管結構的“水泥砂漿”要自己找到合適的溝槽,拐彎折角地填進去。
       整個過程需要反反復復經歷多次建造再拆除的過程,也就光刻、刻蝕、離子注入、沉積,分別進行很多次,中間還有檢測和對準,而且由于制造尺寸更小,再加上工藝流程層層加碼,某些基礎工藝的對準精度要求,已經相當苛刻,例如機臺的對準精度的要求,已經低于0.3nm。
       工藝流程方面,65nm制程大概需要900道工藝,而10nm制程則需要多達3300道工藝,到了采用GAAFET的3nm時代,工藝將會超過6000道。如果每一道工藝的合格率是99.9%,那么經過6000道工藝的累加,最終良率只有0.2%,沒有任何意義。
       GAAFET的制造當下已經非常困難,未來2nm甚至是1nm節點的研發和投入上,難上加難。
       如果三星想要實現3GAP量產,也就是和臺積電N3差不多水平的工藝,依舊存在大量問題,包括缺陷控制、材料、檢測等多個環節還未達標。舉一個最簡單的指標,支撐三星3GAP制造的高分辨率EUV光刻機(High-NA EUV),還沒有出貨。
       所以說,GAAFET雖然是“延續摩爾定律的關鍵技術”,但是本身太復雜,生產成本太高,那么,行業還有其他的方案嗎?
       有!

人類的技術極限在哪里?

       長期以來,人類在追逐摩爾定律的過程中,被物理規律卡脖子之前,總是能發現新的解決辦法,總結下來大概分為3種,光學、材料、結構。
       光學技術,未來一片“烏云”,電氣電子工程師學會發布的最新《國際設備和系統路線圖》顯示,EUV的潛力將在2028年前后被挖掘殆盡,柵極長度將會定格在12nm,看不見EUV的替代者。
       以電子束光刻和X射線光刻為例,雖然可以制造更小尺寸的結構,但這項技術美國、歐洲、中國多個團隊搞了很多年,都無法應用在大規模生產中。
       可以說,EUV之后再無光刻。
       有幸的是,結構和材料依舊有潛力可繼續挖掘。
       材料方面,臺積電和美國麻省理工學院開發了金屬鉍的應用,有望解決半導體材料高電阻、低電流的問題,是臺積電1nm工藝實現突破的關鍵一步。
       結構方面,基于GAAFET的改良版本已經在實驗室問世,目前來看,晶體管結構還有大約10年的發展潛力,在2031年之后,3D堆疊似乎就成了唯一的希望,即在晶體管結構基礎上,再制造一層或者多層晶體管,目前來看難度相當高。

       從物理定律的極限來看,人類還有很長的路可以走。但之所以說,摩爾定律將在3nm以下逐漸走向終結,不是技術頂到了天花板,而是芯片市場所決定的。當下尖端工藝的成本已經非常非常高,例如開篇所說,臺積電N3高昂的成本,讓蘋果打起了退堂鼓。

市場,才是摩爾定律的終結者

       摩爾第二定律,幾乎精確預言了每一代節點的經濟支出,大概意思是,“晶圓廠每隔4年的投資將會翻倍。”
       1986的英特爾晶圓廠投資是2億美元,到了1996年,英特爾新晶圓廠的投資就高達20億美元。2015年,臺積電在Fab15項目投資高達93億美元,而2022年Fab20項目已經超過300億美元,預計還要投入100億美元支撐N2工藝的問世。
       如今尖端工藝的競爭已經演變成了一場按照“百億美元”為單位計算的超級競賽,這也就導致了強大的規模效應,這就要有更多的客戶去平攤前期巨大的成本。
       如果一家芯片廠的當下節點投資無法回本,就難以開發下一代工藝,研發成本水漲船高,使得很多晶圓廠對先進工藝望而卻步。

       當下,90nm市場有至少18家晶圓廠,甚至還有索尼的身影,到了22nm節點,僅剩臺積電、三星、英特爾、中芯國際和格羅方德5家。
       在客戶這邊,導入先進工藝同樣也是大麻煩,需要付出高昂的前期成本。據臺積電的消息,N3節點的流片費用(前期投入費用的大頭)是4.6億美元。這也就意味著,一個型號最少要為芯片公司創造4.6億美元。
       放眼全球,要么是蘋果、高通、英偉達、AMD、英特爾這樣的電子消費巨頭,要么是直接用芯片挖礦盈利的礦機企業,其他企業是很難負擔數億美元的研發費用的。
       所以,越是先進的工藝,研發投入越高,客戶也就越少,尖端工藝則僅有臺積電和三星競爭,按照芯片市場規模的發展預測,全世界可能也只能容下3~4座3nm晶圓廠。只要先行者已經搶到蛋糕,那么后來者就算硬擠進來,也很難賺錢。
       摩爾定律代表動力,摩爾第二定律則代表阻力,當動力和阻力互相抵消的時候,芯片的晶體管密度就很難繼續提升。

       摩爾定律放緩乃至終結,已經成為行業共識,雖然有納米壓印技術、量子計算、碳納米管等新型技術,但是在可預見的未來中,這些技術都難以見到突飛猛進的發展和大規模應用。
       不過,就算如此,芯片的算力增長的故事還在繼續,未來10年乃至20年仍然是有光亮的,在芯片類型越來越細分的今天,設計好一顆適用于特定場景的芯片,遠比提升制程工藝有效得多。英偉達創始人黃仁勛認為,摩爾定律已經終結,以后晶體管密度可能會每10年才能夠實現翻倍,但是黃仁勛在2020年也提出過”黃氏定律“,AI芯片的算力,將按照每2年翻倍的規律迭代。
       正如黃氏定律,未來全球的人工智能、新能源、物聯網等領域,仍有巨大發展空間,一方面高端工藝發展的放緩讓中國大陸有機會得到更多的時間來攻關和追趕,另一方面大陸芯片設計企業應今早切入歐美巨頭的市場盲區,例如在當下人工智能市場,相關企業國產化意愿強烈,是GPU/NPU發展的良好窗口,再比如新能源產業正處在高速發展時期,在智能駕駛、車聯網、物聯網領域對芯片提出了大量新型需求,中國大陸企業有望在這些領域占據有利生態位,把握住更多市場份額,在細分賽道上實現領先。


本文轉載自微信公眾號:騰訊科技,內容僅供交流學習之用,如有任何疑問,敬請與我們聯系info@gsi24.com